# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-287271

(43) Date of publication of application: 27.11.1990

(51)Int.CI.

G01R 31/28 G06F 11/22

(21)Application number : **01-109787** 

(71)Applicant: FUJITSU LTD

(22)Date of filing:

28.04.1989

(72)Inventor: HIROSE FUMIYASU


TAKAYAMA KOICHIRO

### (54) DELAY TROUBLE INSPECTION APPARATUS

#### (57) Abstract:

PURPOSE: To test that each path is possible to operate at specification frequency by activating the logic of the path from a register to a register when the trouble simulation of a scanning system is performed.

CONSTITUTION: A pattern forming part 91 calculates an input pattern I activat ing the path of a combination circuit part from the output of the register of an LSI 18 to the input of the next register and further strikes one clock to calculate an input pattern II setting the input pattern I to the register of the LSI. At the time of testing, a tester part 93 is used to scan in the input pattern II at first and two clocks are struck at the frequency of the operating specification of the LSI and a result is scanned out to be compared with an expectation value 92. That is, the logic of the path from the output of the register of a synchronous circuit to the input of the next register is activated and it is con firmed that each path is operable at specification frequency.



### LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

(19) 日本国特許庁 (JP)

# (12) 特 許 公 報 (B2)

(11)特許番号

特許第3090929号 (P3090929)

(45)発行日 平成12年9月25日(2000.9.25)

(24)登録日 平成12年7月21日(2000.7.21)

(51) Int.Cl.7		識別記号	F I		
G01R	31/28		G01R	31/28	G
	31/3183		G06F	11/22	360P
G06F	11/22	360	G 0 1 R	31/28	Q
	11/25		G06F	11/26	3 1 0

請求項の数7(全37頁)

(21)出願番号	特顧平1-109787	(73)特許権者	999999999
			富士通株式会社
(22)出願日	平成1年4月28日(1989.4.28)		神奈川県川崎市中原区上小田中4丁目1
			番1号
(65)公開番号	特開平2-287271	(72)発明者	広瀬 文保
(43)公開日	平成2年11月27日(1990.11.27)		神奈川県川崎市中原区上小田中1015番地
審查請求日	平成8年4月17日(1996.4.17)	•	富士通株式会社内
		(72)発明者	高山 浩一郎
			神奈川県川崎市中原区上小田中1015番地
			富士通株式会社内
		(74)代理人	999999999
	•		弁理士 大菅 義之 (外1名)
			, , , , , , , , , , , , , , , , , , , ,
		審査官	上野信
•			
		(58)脚査した4	分野(Int.Cl.7 ,DB名)
		(, #422 5 / 5)	G01R 31/28

#### (54) 【発明の名称】 ディレイ故障検査方式

1

#### (57) 【特許請求の範囲】

【請求項1】論理回路内のレジスタ出力から次のレジスタ入力に至る組み合わせ回路の特定な検査パスを活性化するような入力パターン I を求める入力パターン I 生成手段と、

前記論理回路内の前記レジスタにクロックを1発打つことにより前記入力パターンIが前記組み合わせ回路の入力部にあたる前記レジスタにセットされるような入力パターンIIを求める入力パターンII生成手段と、

前記入力パターンIIを前記論理回路にスキャンインした後、クロックを前記論理回路の動作仕様周波数で2発打ち、最初のクロックで前記入力パターンIを前記組み合わせ回路へ入力させることによって前記論理回路の検査パスを形成し、さらに前記検査パスの論理状態の変化を前記組

2

み合わせ回路から出力させ、その出力結果を前記レジスタにその2発目のクロックでセットした後、その結果を スキャンアウトして期待値と比較するテスト手段を有 し、

該比較結果に基づいて、前記論理回路の検査パス上に存在するディレイ故障を検査することを特徴とするディレイ故障検査方式。

力部にあたる前記レジスタにセットされるような入力パ 【請求項2】論理回路のレジスタ出力から次のレジスタターンIIを求める入力パターンII生成手段と、 入力に至る組み合わせ回路の特定な検査パスを活性化す前記入力パターンIIを前記論理回路にスキャンインした 10 るような入力パターンIを求めるための第1の制約条件後、クロックを前記論理回路の動作仕様周波数で2発打 を与えるパス設定手段と、

該第1の制約条件を基に前記入力パターンIを生成する パターンI生成手段と、

該パターンI生成手段において、入力パターンIを生成できない場合には、テスト不可能とし、入力パターン!

が生成された場合には、前記論理回路の前記レジスタに クロックを1発打つことにより、該入力パターン I がそ の組み合わせ回路の入力部にあたる前記レジスタにセッ トされるような入力パターンIIを求めるための第2の制 約条件を設定する設定手段と、

該第2の制約条件を基に前記入力パターンIIを生成する パターンII生成手段とを備え、

該パターンII生成手段において入力パターンIIが生成さ れなければ、前記パターンI生成手段において前記入力 パターンIの生成を再度行い、もし入力パターンIIが生 成された場合には、前記入力パターンIと前記入力パタ ーンIIと期待値を出力することを特徴とするディレイ故 障検査方式。

【請求項3】前記パス設定手段は与えられたパスに基づ き、パス上にあるゲートとパス上にないゲートの動作論 理を区別して、パス上にあるゲートに関しては、パスプ リミティブな真理値表を用いて入出力関係を表現し、パ ス上にないゲートに関しては、ノンパスプリミティブな 真理値表にしたがって入出力関係を表現することを特徴 とする請求項2記載のディレイ故障検査方式。

【請求項4】前記パターン I 生成手段は、前記組み合わ せ回路への全入力のうち値に自由度があるものから、1 つの入力を選択手段で選択し、該入力の値を0(乃至 1) にたおし、前記パスプリミティブな真理値表に従っ て、前記組み合わせ回路のシミュレーションを実行する シミュレーション手段と、前記検査パスの終点におい て、論理の変化が検出されたかどうかを検出する検出手 段と、

該検出手段において、論理変化が検出されない場合、そ

の可能性がまだあるかどうかを先ず調べ、もしあるなら ば、前記選択手段にもどり、もし可能性がないならば、 前記全入力について、もっとも最近、値をドントケア (X) の状態から、0 (乃至1) にたおし、かつその値 を1(乃至0)に取り替えていない入力の値を1(乃至 0) に取り替え、また、それ以後、Xから0(乃至1) にたおした入力については値をXに戻す探索を行い、そ の探索過程において、前記全入力において前記検査パス の始点の入力のみ変化の状態で他の入力は全てドントケ ア(X)の状態に戻ってしまったかどうかを探索してい く本探索手段を有することを特徴とする請求項2記載の 40 とし、 ディレイ故障検査方式。

【請求項5】前記第2の制約条件を設定する設定手段 は、前記入力パターンIで確定した値をもつ入力につい ては、前記入力パターンIIの探索では、その入力をその 確定値に固定し、前記組み合わせ回路の入力と出力の間 に関係がある場合、前記入力パターンIで値の確定して いる入力に対応する出力の値をその入力の値に固定する ように設定する手段を有することを特徴とする請求項2 記載のディレイ故障検査方式。

【請求項6】前記パターンII生成手段は、

前記組み合わせ回路への全入力のうち値に自由度がある ものから1つの入力を選択し、該入力の値を0(乃至 1)に倒す選択手段と、

ノンパスプリミティブな真理値表に基づいて、前記組み 合わせ回路のシミュレーションを行うシミュレーション 手段と、

前記シミュレーションの結果、前記組み合わせ回路の出 力値が出力の固定条件に一致したかどうかを検査する検 査手段と、

該検査手段において不一致であった場合には、前記全入 力について、もっとも最近、値をXからO(乃至1)に たおし、かつその値を1(乃至0)に取り替えていない 入力の値を1(乃至0)に取り替え、そして、それ以 後、ドントケアのXから0(乃至1)にたおした入力に ついては値をXに戻す探索を行い、その探索を前記全入 力の中で固定条件以外の入力値が全でXに戻ってしまう まで続行する木探索手段を有することを特徴とする請求 項2記載のディレイ故障検査方式。

【請求項7】論理回路内のレジスタ出力から次のレジス ... タ入力に至る組み合わせ回路の特定なパスを活性化する: ような入力パターンI及び前記論理回路の前記レジスタ にクロックを1発うつことにより、その入力パターン [ がその組み合わせ回路の入力部にあたる前記レジスタに セットされるような入力パターンIIを求めるための入力 探索器は、探索を前進する場合は、ドントケアの状態の Xを出力しているもっとも右(左)にあるセルの出力値 を0乃至1とし、探索を後退する場合は、1乃至0の値 を出力している最も右(左)にあるセルにある出力値を 反転し、それよりも右(左)にあるセルの出力をドント ケアのXとする木探索用のハードウェアを利用すること を特徴とする請求項1記載のディレイ故障検査方式。

#### 【発明の詳細な説明】

〔概要〕

(2)

本発明は、論理回路の動作が仕様通りの周波数で動作 できることをテストするディレイ故障検査方式に関し、 スキャン方式の故障シミュレーションを行う場合であ っても、レジスタからレジスタへ至るパスの論理を活性 化し、そのそれぞれのパスが仕様周波数で動作可能であ ることをテストすることができるようにすることを目的

論理回路のレジスタ出力から次のレジスタ入力に至る 組み合わせ回路の特定な検査パスを活性化するような入 カパターンⅠを求める入力パターンⅠ生成手段と、その 入力パターンIが前記論理回路の前記レジスタにセット させるクロックを1発打つことによりその組み合わせ回 路の入力部にあるレジスタにセットされるような入力パ ターンIIを求める入力パターンII生成手段と、前記入力 パターンIIをスキャンインした後、クロックを前記論理 回路の動作仕様周波数で2発打ち、最初のクロックで前 記入力パターンIIから前記入力パターンIへの変化に伴

• .-

って検査パスの確定化を行う前記入力パターンを前記レジスタにセットし、前記入力パターンIの論理によって前記検査パスを形成し、さらに前記論理状態の変化が前記組み合わせ回路の出力から出力され、その結果を前記レジスタにその2発目のクロックでセットした後、その結果をスキャンアウトして期待値と比較するテスト手段を有し、論理回路の検査パス上に存在するディレイ故障を検査するように構成する。

### [産業上の利用分野]

本発明は、故障シミュレーション方式に係り、さらに詳しくは、論理回路の動作が仕様通りの周波数で動作できることをテストするディレイ故障検査方式に関する。

デジタル計算機等に使われる論理回路は、集積回路と して実現され、大規模集積化技術の発展に伴い、多くの 機能をLSI (ラージ・スケール・インテグレーション) として実現されるようになって来た。LSIの製造工程に 入る前に、LSIの論理回路の動作が正常であるかどうか をテストすることが重要で、特に、論理回路を電子計算 機上でハードウエアの記述をソフト的に行い、その機能 が正しいかどうかをテストすることが重要である。論理 シミュレーションは、論理回路の入力に論理信号を入力 し、得られた論理回路の出力が期待されたパターンであ るかどうかのチェックを行うシミュレーション方式であ る。また、故障シミュレーションは、各ゲートの出力の 縮退故障を仮定し、その仮定のもとで論理シミュレーシ ョンを行い、実際の回路で、その時のパターンが出力さ れた場合に、その縮退故障を見つける方式である。な お、縮退故障とは、トランジスタのコレクタがオープン になり、コレクタ電流が流れようとしても、コレクタ出 力が変化しないものをいう。これ等のテストシミュレー ション方式は極めて重要な技術となる。近年のLSIの高 速化に伴い、縮退故障のようなスタテックな故障の検出 に加えて、LSIの動作が仕様通りの周波数で動作できる ことを確認するディレイ故障の検査が要求されている。 この場合特に、同期回路のレジスタの出力から他のレジ スタの入力に至るパスの論理を0から1、あるいは1か らのに活性化し、そのパス上の信号伝播が仕様周波数で 動作可能であることを確認できるテスト系列を求める方 式が要求される。

#### [従来の技術]

第11図は従来のスキャンパス方式に基づく故障シミュレーション方式の概念図である。同図において、1は対象とする論理回路内部のレジスタ部であり、2はそのレジスタ1から出力される信号と外部入力から入力される信号を受け、クロック周期内に論理を出力する組み合わせ回路部であり、その出力の一部はレジスタ部1にセットされるものである。3はレジスタ部1をシフトレジスタ化した場合のシフト入力となるスキャンインであり、4はシフトアウトのスキャンアウトである。レジスタ部1には、クロック5が入力され、クロックの立ち上がり

から次の立ち上がりのクロック周期間において、組み合 わせ回路部2のパス6の論理が実行されるものとする。 組み合わせ回路部2の出力は外部出力ピンに出力される ものもある。このスキャンパス方式に基づく故障シミュ レーションでは、論理回路に含まれるすべてのレジスタ 部は、シフトレジスタとしてシフト信号が伝播する形で 接続される。そして、テスト時に、スキャンインされた データがレジスタ部1にセットされ、この情報が組み合 わせ回路部2の入力に与えられ、その出力がレジスタ部 1に次のクロックの立ち上がりでセットされ、セットさ れたその内容がスキャンアウトされ、期待パターンと比 較される。スキャンパス方式の利点は、集積回路のチッ プ内部にあるレジスタ部に対して任意の入力パターンを セットすることが可能で、従って、このレジスタ部に接 続された組み合わせ回路に任意の入力パターンを入力す ることが可能となることである。そして、任意の組み合 わせ回路部の出力もレジスタ部にセットされ、スキャン アウトすることによってテストが容易に可能となる点で、 ある。例えば、第11図の組み合わせ回路部2に示された 4 段のナンドゲートは 1 つのパス上にあり、ナンドゲー トの一方の端子をすべて1にセッティング可能であるな らば、レジスタ部1から出力された特定なビットを0か ら1に活性化すれば、この活性化された論理変化はナン ドゲート上のパスを介して伝播し、その変化に対応する 論理が次のクロックの立ち上がり でレジスタ部 1 にセッ トされる。

# [発明が解決しようとする課題]

従来の方式では、入力の変化が出力の変化まで伝播するようなパスを形成するための条件、すなわち、例えび、第11図のナンド回路の各ナンドの一方の端子をすべて1にするような条件を形成するような入力パターンを形成し、しかもパス上の入力点を0から1、あるいは1から0に活性化してそのパス上に論理変化を伝播することが出来なかった。すなわち、従来は設計者が論理設計の検証をシミュレータにより行った際に、使用した入力系列を動作周波数でテストして、期待通りかどうかのチェックを行っていた。特にレジスタ部がシフトレジスタ化されているため、パス上を活性化した論理が伝播するような入力条件を満足するようなパターンを変化させることをスキャンイン動作だけで行うことはできなかっ

従って、従来方式では、入力系列は論理の正しさをチェックするだけのためのもので、レジスタの出力からレジスタの入力に至るパスの論理を活性化し、各パスが仕様周波数で動作可能であるかのディレイ故障検査ができないという問題があった。すなわち、試験されるパスの割合が低く、高速動作するLSIをその周波数でテストする高性能テスタを形成することができないという問題点があった。

本発明は、スキャンパス方式の故障シミュレーション

(4)

8

を行う場合であっても、レジスタからレジスタへ至るパスの論理を活性化し、そのそれぞれのパスが仕様周波数で動作可能であることをテストすることができるようにする。

#### [課題を解決するための手段]

第1図は本発明のシステム構成図である。

第1図において、7は回路データ、パスデータを格納する外部記憶部、8は対象のLSI、9は本発明のシステムで、内部はパターン生成部91とテスト部93から構成されている。パターン生成部91は、LSI8のレジスタ出力から次のレジスタの入力に至る組み合わせ回路部のパスを活性化するような入力パターンIを求め、さらにクロックを1発打つことによってその入力パターンIIを求める。そして、テスト時に、テスト部93を用いて、まずパターンIIをスキャンインした後、クロックをLSIの動作仕様の周波数で2発打ち、結果をスキャンアウトして期待値と比較する(92)。すなわち、本発明は同期回路のレジスタの出力からレジスタの入力にいたるパスの論理を活性化し、そのそれぞれのパスが仕様周波数で動作可能であることを確認するテスト方式である。

#### [作用]

本発明では、LSI8のレジスタ出力から次のレジスタの入力に至る組み合わせ回路部のパスを活性化するような入力パターンIを求め、更に、そのレジスタにクロックを1発打つことによってそのレジスタにその入力パターンIをセットされるような入力パターンIIを求める。テスト時には、そのパターンIIをスキャンインした後、クロックを1発いれてパスを活性化する入力パターンIを組み合わせ回路の入力に与え、続けて次のクロックを用いてその入力パターンIに対する組み合わせ回路の出力パターンをレジスタにセットし、スキャンアウトすることによって期待値と比較するようにしている。

#### [実施例]

次に本発明の実施例を図面を参照して詳細に説明する

第2図(a)は本発明のシステムの処理概要図である。

すなわち、本発明は第2図(a)に赤されるようにS1とS2でパターンIとパターンIIを生成し、S3でパターンIIをスキャンインし、パターンIで出力される期待値をテストする。

第2図(b)はパターン生成部の構成図である。同図において、12は入力探索部、13は対象とする組み合わせ回路のシミュレーション部、14は出力検査部である。パターン生成部91は、パターンI及びIIを生成するためのテスト系列を探索するものである。探索の結果、パターンIが求められない場合もあり、またパターンIが求まってもパターンIIが求まらない場合がある。従って、入力探索部12では、パターンI及びパターンIIを生成する

ために、パターンを探索するアルゴリズムが実行される。そして、そのアルゴリズムの実行により得られた結果を検査して目的のパターンが求まった場合には、これを「成功」として判定し、求まらない場合は解が存在しない、あるいは、打ち切って「不可能」とする。または、探索を行っているうち、これ以上進むことができない、前にまだやり残した場合がある場合は「失敗」として探索をバックトラックする。「成功」でも「不可能」、あるいは、「失敗」でもない場合には「不明」として扱う。このように成功、失敗、不明、不可能或いはリセットを出力検査部14から得ることによって、これらの情報を入力探索部12に教え、動作を制御する。これが本発明のパターン生成部9の動作である。

第1図のテスト部93はパターン生成部91で生成された 入力パターンI,入力パターンII及び期待値を受け取る。 第2図(c)はテスト部93の処理の機能ブロック図であ る。テスト部93では、S4でパスを活性化するための入力 パターン I をクロックの入力で形成する第2の入力パタ ーンIIをスキャンインする。スキャンデータはスキャン 用クロックを用いて入力される必要がある。テスト部93 がLSIにこの入力パターンIIをスキャンインすると、LSI 内部のレジスタ部にその入力パターンIIが設定される。 そして、S5において、クロックを2発、仕様の周波数で 入れる。このシステムクロックの周波数をfとすれば、 周期は1/fであって、クロックの立ち上がりから次のク ロックの立ち上がりまでの時間幅である。第1のクロッ クの立ち上がりによってスキャンインされた入力パター ンIIは入力パターンIに変わる。この入力パターンIは 予めLSIの現在注目している論理パスのパス上を論理の 30 変化が伝播するように他の入力を決定するものである。 この入力パターンIが組み合わせ回路に与えられると、 LSIのレジスタ部は第1のクロックで入力パターンIIか ら入力パターンIに変化し、第2のクロックで入力パタ ーンIの結果を組み合わせ回路を介して出力し、それを レジスタ部に格納する。そしてS6において、それをスキ ャンアウトしてそのデータが期待値に等しいことを確認 する。すなわち、入力パタージIIから入力パターンIに 変化したことによる論理変化が、仕様周波数 f 内で正常 に動作したかどうかをレジスタ部の結果のスキャンアウ トで取り出し、該スキャンアウトされたデータを期待値 と比較することにより検査できる。すなわち、今、調べ ようとしている論理パス上の伝播遅延時間がトータルと して、周期1/f内に収まっているかどうかをチェックで きる。もし収まっていれば、2発目のクロックで正しい 期待値パターンがスキャンアウトされるが、もし論理パ スのディレイが仕様周波数 f の逆数、すなわちシステム クロックの周期内に収まっていなければ、たとえ論理が 正しくてもディレイ故障となって、スキャンアウトした データが正しくない。従ってスキャンアウトされたその 50 データは期待値と比較すると一致しないことになり、デ

10

ィレイ故障が確認される。

第2図(d)は入力パターンIを求めるパターン生成 部91の動作の概念図である。入力探索部12の与える入力 パターンに対し、パスの開始点18の信号値を0から1、 或いは1から0に変化させた場合に、その信号変化がパ ス19上をその終点20に向けて伝播するかどうかを調べる 必要がある。入力パターンIを求めるために、組み合わ せ回路シミュレーション部13でその動作を模擬すること になる。出力検査部14は、パスの終点20に信号変化が伝 わったどうかをチェックする。伝わった場合には「成 功」とし、解が存在しない、或いはギブアップの場合を 「不可能」の状態にし、アルゴリズムが進められず、も とに戻らざるを得ない場合には「失敗」とし、探索をバ ックトラックさせる。そのいずれでもわからない状態は 不明である。このような「成功」, 「不可能」, 「失 敗」、「不明」の判別を行うのが出力検査部14である。 これらの判定を行って入力探索部12の次の動作を出力検 査部14は指示する。もし不可能な時にはこのパスは活性 化されない。すなわち、検査不能であることが判明され る。また探索開始時にはリセット信号でパターン生成部 91を初期化する。従って、第2図(d)に示すように、 入力パターン I を求める場合には、入力探索部12から与 えられる入力は全入力であって、出力検査部14に与えら れる出力は1出力である。

第2図(e)は入力パターンIIを求めるためのパター ン生成部91の概念図である。入力パターンIIはクロック を打った結果、レジスタ部に格納される値が入力パター ン I となるような入力のことである。入力探索部12が与 えるパターンに対し、組み合わせ回路の出力が最終的に どうなるかをシミュルーションする。出力検査部14がそ の組み合わせ回路シミュレーション部13の出力が入力パ ターンIになっているという場合に「成功」を与え、解 が存在しない、あるいはギブアップの場合は「不可能」 とし、アルゴリズムの先に進むことはできないが、元に 戻ってから違う道を探索する場合がバックトラックであ り、この場合には、探索が「失敗」であるからバックト ラックすることになる。そのいずれかがわからない場合 が「不明」である。このように、「成功」、「不可 能」、「失敗」、「不明」を判別し、入力探索部12の次 の動作を指示する。探索が「不可能」であることが判明 した場合には別のパターンIを生成することを要求す る。なお、リセット信号は探索の条件を設定する。従っ て、第2図(e)に示すように、入力パターンIIを求め る場合には入力探索部12から組み合わせ回路シミュレー ション部13に与えられる入力は全入力に対するパターン が与えられ、出力検査部14に与えられる組み合わせ回路 シミュレーション部13の出力も全出力である。

第3図(a)は本発明によってパターンI、パターンIIIを求めるために用いられる実施例の回路図である。同図において、DFF1, DFF2, DFF3はそれぞれDタイプのフリ

ップフロップで、クロックがclk端子に入力されると、その立ち上がりによって入力端子のデータがセットされ、Q出力から出力される。また、各フリップフロップはシフトレジスタを形成するためにシフトイン入力siとシフトアウト出力s0があり、DFF1のsiにはスキャンイン(SCAN-IN)データが入力され、DFF1のs0はDFF2のsiに入力され、DFF2のs0はスキャンアウトとして出力される。

Q1は2入力ゲートg3の入力、Q2は2入力ゲートg1の入 10 力、Q3は2入力ゲートg2の入力である。またQ2はg2の入 力にも接続されている。glの出力はg3の他方の入力に接 続され、g2の出力とg3の出力はg4の入力になって、その g4の出力はDFF1の入力のD1に接続されている。g4の出力 はデータアウトである。またDFF2の入力D2は外部から入 力される\*ENABLEであり、DFF3の入力D3は外部から入力 されるDATA-IN信号である。すなわち、第3図(a)で は、DFF1, DFF2, DFF3はレジスタ部に対応し、g1, g2, g3, g 4は組み合わせ回路部に対応する。そして、DATA-IN信 号と\*ENABLE信号が外部入力、DATA-OUT信号が外部出 20 力になる。組み合わせ回路部において、活性化するパス としてQ2, g1, g3, g4, D1のパスを考える。今、1から0へ の変化をF (Fall) の記号で表現し、Oから1への立ち 上がりをR(Rise)の記号で表現する。前述のパスを以 後「検査パス」と呼ぶことにする。検査パスを活性化す るためにはQ1が1であって、g2の出力も1にする必要が ある。このような条件であれば、Q2がFまたはRであっ た場合に、検査パスにおいて、g1の出力、g3の出力、g4 の出力にそのFまたはRが伝播する。例えば、Q2がFで ある場合にはglの出力はR、g3の出力はF、g4の出力は 30 Rとなる。

第3図(b)はパターンIとパターンIIの生成手順を示す探索順序の実施例図である。同図において、Xはドントケアであって、1または0の非決定状態である。Fは1から0への変化を表す記号、Rは0から1に変化する記号を表す。B1,B0はそれぞれ、信号値1となって失敗、及び信号値0となって失敗したという意味の記号である。Yは不明の意味の記号である。

まず、パターンI、すなわちパスを活性化するための条件となる入力パターンを求めるための木探索方式を説明する。項番1から8はQ2が1から0、すなわちFと変化した場合のパターン生成手順で、項番9から16は、Q2が0から1、すなわちRと変化した場合のパターン生成手順である。項番1ではリセット命令により回路が初期化された状態である。リセット時には、入力探索部12のQ2に対応する信号線がパスの始点としてFに固定される。また、出力検査部14はパスの終点としてのD1にRないしはFの信号値が伝播されることを見張る。Q2がFである場合には、g1の出力はRであって、今、それ以外の信号はXになっている。これが開始状態である。項番2、503,4はパターンIを生成するための木探索手順である。

(6)

入力としてはQ2以外にQ1,Q3,DI (DATA-IN), \*E (\* ENABLE)が0か1を取る自由度を持ち、従って、2の4 乗=16の組み合わせの中からパターン [を生成すること になる。そのため、まず始めにすべての入力は0か1か が不定であるXの状態に初期化される。そして項番2で はこのうちもっとも左にあるQ1を0優先で0に束縛す る。すると、Q2がFの時にg1はその反転のRが規定さ れ、後述の真理値に従ってg2は1となる。g2の出力が1 であれば、Q2のFはg1でRになってg3を通過しようとす るが、Q1がOであるため、g3の出力に伝播せず、Q1のO によってg3の出力は1になる。従ってg3の出力は1によ って失敗するからB1、g4の出力(D1)は0で失敗するか らBOになる。従って制御は「失敗」となる。そこで今度 はQ1を1に変える。これが項番3である。この時はg2の 出力はXであり、g3の出力はQ1が1であるからg1の出力 状態が伝播し、Fとなる。g3はFであるがg2がXである から、DIの入力は不明であってYとなる。従って制御は 「不明」である。不明である場合には、他の入力Xを0 にしてアルゴリズムを先に進む。すなわちQ3をOにす る。これが項番4である。Q1とQ2は項番3と同じであっ て1、Fである。この時g1はR、g2はQ3がOであるから 1となり、g3のFをg4において伝播させることになり、 g4の出力はRとなる。従って活性化が伝達されたことに なり、「成功」となる。

Q1, Q2, Q3が110から100と変化する、すなわち、Q1が 1、Q3が0の制約の条件下でQ2を1から0と変化させる と、その変化が検査パスを経由してD1に現れるようにす るのが入力パターンIで、これが生成された。次に、項 番5と6はパターンIIを生成するための手順である。項 番5では、リセットにより、制約条件を設定する。Q1,Q 2,Q3は、クロックを打つ前が110で、打った後がパター ンIの100でなくてはならないので、すなわちQ2がFで あるといけないので、入力探索部12はQ1=1,Q2=1、Q3 =0に束縛し、入力のうちD1とEのみが変化の自由度を 持つ。また出力検査部14はクロックをうって、組み合わ せ回路シミュレーション部13の出力がパターン I になら ないといけないので、D1が1、D2が0、D3が0の出力条 件を検出するように設定される。このような制約条件下 で項番5を組み合わせ回路の入力に入れるとQ1の1によ りg3の下側の入力が1となる。Q2は1であるからg1の出 力は0となり、g3の出力は1であり、g2の出力はQ3が0 であるから1である。従ってg2、g3の出力が共に1であ るからg4の出力は0となって項番6となるが項番5のD1 =1に反する。従って失敗となる。バックトラックする ものはないので失敗は不可能と等価となる。

そこで、項番 7 と 8 で、他のパターン I を検索する。 項番 7 では項番 4 の続きとしてQ3 を 1 にする。Q1, Q2, Q3 が 1, F, 1 である場合にg1の出力はR、g2の出力はQ3 が 1 であるからQ2のF を伝播しR となり、g3の出力はQ1 が 1 であるからg1のR を伝播しF となる。g20R とg30F で g4の出力はg3の下がきいてD1は1で失敗する。従って制御は「失敗」となる。項番8では他の可能性を検討するが、すべての場合をつくしていたことがわかるので、パターンIの生成は不可能であることが判明する。すなわち項番8ではQ1とQ3がXにもどり、項番1の状態と同じになる。これは不可能であることを意味する。すなわち項番1から8までの木探索は、Q2が下であるようなパターンIを求めることはできるが、パターンIIを求めることができないことを意味する。

そこで、項番9から12においてQ2がRである場合のパ ターンIを同様の手順で生成する。項番9はQ2がRであ って、glがF、それ以外はXにリセットされた状態であ る。項番10において、Q1のXを0に変えると、g3の出力 が強制的に1となって1によって失敗する。従ってg4の 出力も0で失敗し、g3はB1、D1はB0となって制御は「失 敗」となる。そこで、項番11においてQ1を0から1にす る。この1によってg3の出力はRとなる。ところがg2の 出力はQ3がXであるから、Xであって、従ってg4の出力 はYとなって「不明」となる。不明である場合には、ア 20 ルゴリズムをさらに項番12に進めてそれ以外のXを·Oに 変える。この場合はQ3をXからOに変えている。このこ とにより、g2の出力が1となってg4は他方の入力を伝播 することになり、g3の出力のRを伝播し、その出力をF にする。すなわちDIがFとなって「成功」となる。項番 13から16はパターンIIを生成する。項番13は項番12にお いてQ2がRであるから立ち上がる前の状態のOをQ2に割 当て、これにクロックが入ると1になるためにD2を1に する。従って、制約条件はQ1, Q2, Q3が100であり、D1, D 2,D3は110にする。これがリセット状態である。このよ うな条件で、アルゴリズムを項番14に進めていくと、gl. の出力はQ2の反転であるから1、g2の出力はQ3の反転で あるから1、g3の出力はQ1が1でg1が1であるから0、 D1 (g4) はg3の出力の反転であって1となる。しかし、 D2とD3は10となるべきとことろが X、 X である。パター ンIIは求められず失敗となる。そこで更にアルゴリズム を進めて、1番左のX、すなわち項番15でDIをOに変え る。この時D3がOであるから不明となる。次にアルゴリ ズムを項番16に進めて、\*EをXから0に変えるとD2入 力が0となる。Xの状態はないが、これは不明の状態で 40 ある。そこで、更にアルゴリズムを進めて、項番17にお いてD2を1にする、すなわち、\*Eを1にすれば、D1,D 2, D3が110となって成功する。すなわちクロックを入れ ればQ2が0から1の状態に変えられ、そのRが検査パス を伝播することが可能となる。

第3図(c)はパターン生成部91で得られたパターン IとIIを用いてテストするテスト部93の処理フローである。

第3図(a)の回路に関するパターンIとパターンII が第3図(b)の実施例に基づいて求められると、テスト部93は、まず入力パターンIIのスキャンインと外部入 **(7)** 

力の設定をS10で行う。すなわち、第3図(b)の項番1 7に示される入力の値、すなわち、Q1=1, Q2=0, Q3=0, D I=0.\*E=1 である。このパターンのうちスキャンイ ンされるのはレジスタの値であるからQ1, Q2, Q3である。 DIと\*Eは外部入力において、0,1に設定しておく。そ して、S11に移る。ここではクロックパルス2発を仕様 周波数 f でレジスタに入力させる。この時、外部入力 は、DI=0,\*E=1であって、レジスタの内容は、Q1= 1,Q2=0,Q3=0 である。この状態で、クロックパルスを 1発入れると、レジスタの入力は、第3図(b)の項番 17に示される様に、D1=1, D2=1, D3=0であるから、レ ジスタの内容は、1,1,0に変化する。外部入力は変化し ない。Q1=1,Q2=1,Q3=0、で外部入力のDI=0,\*E= 1であるときに、組み合わせ回路の出力g4は、0である から、フリップフロップDFF1の入力は0となる。また、 外部入力によって、DFF2の入力は1、DFF3の入力は0で ある。従って、2発目のクロックパルスを入れるとQ1,Q 2, Q3はそれぞれ0, 1, 0と変化する。これがS11の状態であ る。S12に移ってスキャンアウトして期待値と比較す る。すなわち、Q1=0,Q2=1,Q3=0が正しくレジスタに セットされたかどうかを調べる。仕様周波数 f でレジス タにセットされていれば、この期待値がスキャンアウト され、テスト結果は、正しいことになる。

以上のテスト動作を第3図(d)の回路図による動作で説明する。入力パターンIIのスキャンイン状態においては、Q1=1,Q2=0,Q3=0である。

クロックパルス 1 発を仕様周波数 f で入力するとQ1=1,Q2=1,Q3=0となる。このとき同図 (d) に示すようにg4の出力は、1 から 0 に変化する。従って、D1=0,D2=0,D3=0の状態でクロックパルスの2 発目が仕様周波数 f で入力する。するとQ1は、g4の出力である 0がセットされる。03はデータインの00がセットされる。従ってQ1=0,Q2=1,Q3=0となる。これをスキャンアウトする。

さらに以上の動作を第3図(e)を用いてタイムチャートによる説明を行う。図の番号は時間的な位置に対応し、各番号は、下の番号の説明文に対応する。(1)はスキャンインしたときの状態である。Q1=1,Q2=0,Q3=0,DI=0\*E=1となっている。このとき、g1の出力はQ2が0であるから、1である。g2の出力はQ3が0であるから、1である。g2の出力はQ3が0であるから、1である。従って、g4は、1である。これがD1に対応している。D2は、1でD3は、0である。この状態で1番目のクロックが(2)の時点で入力される。この時のレジスタの入力はD1,D2,D3であるから、それに対応して(3)に示されるように、Q1=D1,Q2=D2,Q3=D3となる。Q2が0から1に変化する。

(4), (5), (6) で組み合わせ回路に対して, Q2 の変化が伝播する。 (4) ではQ2の変化のため、g1が 1 から 0 に変化し、 (5) でg1変化のため、g3が 0 から 1 に変化する。そして、 (6) でg3の変化のため、D1が 1

から0に変化する。そして、 (7) で2番目のクロックが入力される。すると、 (8) でDFF1がD1=0を取り込んでQ1が1から0に変化する。 (9) でスキャンアウトするときの状態がQ1=0、Q2=1,Q3=0となる。

第4図は入力パターンIを求める場合の演算論理用の 真理値表である。4入力のゲートは、同図に示すよう に、2入力ゲートに展開でき、2入力の真理値表で与え るので、繰り返し適用して4入力の真理値表を作る。ま た、NAND/NORはAND/ORを反転する。

例えば2入力アンドゲートのうちパス上にある2入力 アンドゲートはPath-Primitiveの真理値表(1)で演 算する。表中、横方向がパス上の入力端子に対応し、縦 方向がパス上にない入力端子に相当する。信号の記号の は、論理値のローレベル、1はハイレベル、Rは0から 1の変化、Fは1から0の変化、Xは0か1かが不定、 BOは0で探索が失敗、B1は1で探索が失敗を意味する。 YはOか1かRかFかが不明の状態である。斜線で示さ れた部分は探索失敗で論理値がXとなるものであるが、 信号値の種類を8に抑えて3ビットで表現可能とするた 20 めに、強制的にB1としているもので、これで計算上では 矛盾が生じない。Eはあり得ない場合を表す。この真理 値表を用いことにより、そのゲートをRないしFが入力 から出力に伝播するかどうかをシミュレートできる。例 えば、パス上の入力端子でない入力側が0である場合に はパス上の入力端子がR,Fであっても0で失敗すること になる。パス上にない入力端子が1である場合に、パス 上の入力端子R,Fはアンドゲートの場合にはR,Fで伝播す る。パス上の入力端子がX,BO,B1,Yであるならば出力も 同じである。パス上にない入力端子がRである場合に は、パス上の入力端子がRの時にはRであるが、例え ば、パス上の入力端子がFである場合にはアンドゲート の入力端子は0で失敗する。このような2入力のアンド ゲートに対する真理値表がPath-primitive、すなわち 活性化状態がアンドゲートを伝播するかどうかを記号で 表現した形で与えられる。

パス上にない 2 入力アンドゲートに関しては、Non-p ath-primitveな真理値表(2)が与えられる。すなわち、アンドでは、どちらか一方の入力端子に 0 であれば出力は 0 である。一方の入力端子が 1 であるならば他方の入力端子にR, Fが入れば出力はR, Fになる。一方の入力が 1 である場合には、他方の入力が 1 であるならば出力は 1 となる。

第4図(3)は2入力オアのPath-primitiveな真理値表である。2入力オアの場合にはパス上の入力端子でない方の入力端子が0である場合に、パス上の入力端子のR,Fが出力に伝播する。パス上の入力端子でない方の入力端子が1である場合には、活性化状態にならず、パス上の入力端子がR,Fであっても1で失敗する。パス上にない入力端子がRである場合には、パス上の入力端子がRの時にはRであるが、FやXやBOやBIである場合に

(8)

は1で失敗する。以下説明は省略する。

第4図(4)は2入力オアのNon-path-primitve、 すなわちパス上にないオアゲートの真理値表である。こ の場合は、どちらか一方が0である場合に他方のR,Fが 伝播する。どちらか一方の入力が1である場合には出力 は1になることが多い。以下説明は省略する。なおアン ドゲートの入力が4入力ある場合には、図に示すよう に、2入力アンドのツリー構造で置換することが可能で ある。勿論、4入力アンドの真理値表を直接構成しても よい。

第4図(5)は反転回路すなわちインバータの真理値表である。インバータは1が来たときに0を出すゲートであるが、Path-Primitive、すなわち、パターンIを求める場合の真理値表はRが入力されたときF、Fが入力されたときにR、XのときはX、B0のときはB1、B1のときはB0、YのときはY、0,1のときにはエラーである。Non-path-Primitiveすなわち、パターンIIを生成する場合には0のとき1、1 のとき0、00、00 のとき00 のとき0

第5図(a)は本発明の機構の原理図で第5図(b)はその処理フローのブロック図である。同図(a),

(b) において入力探索器 I, II はパターン I とパターン IIの候補となるパターンを注入するもの、組み合わせ回 路シミュレーション部13は候補のパターンに対する回路 の動作を模擬するもの、出力検査部14は候補のパターン がパターンIとIIの条件を満足することを確認するもの である。出力検査部14はパターンIとIIのどちらを生成 しているかを示す信号であるモード及び成功、失敗、不 明、不可能等の通知を入力探索部12に通知し、組み合わ せ回路シミュレーション部13の生成モードを制御する。 組み合わせ回路シミュレーション13はパターン I の生成 時には検査パスに対し、パス上にあるゲートの動作論理 とパス上にないゲートの動作論理を第3図の真理値表に 従って区別することにより信号の変化がパスの始点から 終点を伝わる様子を模擬する。パターンIIの生成時には ゲートの動作論理はすべてパス上にないゲートのものと なり、パターンIIのための回路動作をシミュレーション する。入力探索部12ではパターンIの生成時には入力探 索器 I が発生するパターンを組み合わせ回路シミュレー ション部13に注入する。そのため、選択回路21を介して 入力探索器 I からの信号を選択出力する。また、パター ンIIの生成のために入力探索器IIが動作し、パターンの 候補を組み合わせ回路シミュレーション部13に注入す る。第3図(b)の項番5で示すように、項番4でパタ ーン I が生成された場合、それをもとに項番 5 が決定さ れ、それが制約条件となる。従って、固定条件IIは入力 探索器 I から情報を受け、パターン I から発生される条 件により決められる。入力探索器 I から発生するパター ンにも制約条件はあり、例えば、パスの始点となる入力 50

値をFないしRに固定する。これが固定条件 I であって、入力探索器 I に与える。パターン I はパターンIIの制約条件のすべてを決めるものでそれは固定条件IIと検査条件IIに別れている。

前の例では、項番5が制約条件、すなわち固定条件II であるが、これを定めると組み合わせ回路シミュレーシ ョン部13でそのゲート出力が決定され、項番6に示され るように、g1,g2,g3の出力が011となる。従って、検査 条件IIとして、項番6が与えられ、これは入力探索器I 10 より決定されるものである。各入力探索器は入力のベク トル空間の解を生成するように探索し、その探索が成功 か、失敗か、不明か、不可能かを出力検査部14より通知 される。探索において失敗した時にはバックトラックす る。バックトラックにより探索開始時の状態に戻ってし まった時には不可能であるとわかり、これを出力検査部 14に通知する。不明な場合には探索を前進させる。パタ ーンIIの生成時に不可能が通知された時は、他のパター ンIを探索するモードに入る。例えば、第3図(b)に おいては、項番6においてパターンIIを生成することは 20 不可能であることがわかるので、項番7において、パタ ーンIを他のものに変えている。パターンIの探索時に 不可能となった場合には、その検査パスを試験するテス トパターンは存在しないことが証明される。例えば、項 番8ではパターンIの生成が不可能であることが判明す る。すなわちQ2がFの1から0の変化に対するパターン Iの生成は不可能であることが判明される。出力検査部 14は、パターンIの生成モードでは検査条件 Iを検査器 Iで検査する。これはパスの終点の出力信号線にFない しRが伝播されることを見張っている。例えば、第3図 (b) の項番4ではQ1,Q2,Q3が1,F,Oであるという検査 条件 I の基では、D1にRが生成され、パスの終点におい て活性化論理が伝播されることが検査器 I でわかる。パ ターンIIの生成モードでは検査条件IIを検査器IIで検査 する。検査器IIは入力探索器Iのパターンで値の確定し ているものが対応する出力線に現れることを監視する。 但しFについては0、Rについては1を監視する。例え ば第3図(b)において、項番11,12において、パター ンIが求められ、Q2のRがD1端子にFとして伝播するこ とに成功する。クロックを入れた時にこのパターンIが 生成されるような入力パターンIIを求めるために項番13 から17まで変化させる。Q2はRであるからその前の値と して0にし、クロックを入れた後1にならなくてはいけ ないのでD2は1にするという項番13が制約条件として与 えられる。そして検査器IIは入力探索器Iのパターンで 値の確定しているものが対応する出力線に現れることを 監視する。このようにして項番14,15,16,17と進んでパ ターンIIが生成される。このパターンは1クロックを入 れるとパターンIになるものである。そしてQ2において は0から1に変化するものである。その変化はパターン Iの条件を満足するので出力まで伝播する。このように

(9)

17

本発明においては、いずれの生成モードにおいても条件 が成立した時に成功,失敗,不明,不可能,あるいはリ セットの制御信号を入力探索部12に送る。但し、不可能 は探索が1周して元に戻った時に検出されるもので、入 力探索部12が検出したものを出力検査部14に伝えること により、認知される。リセットはパターンの生成時に発 行されるが、パターンI生成時には最初のみリセットで ある。

第6図は、第5図の原理図を第3図(a)の実施例に 応用した場合の入力パターン生成回路の回路図である。 g1,g2,g3,g4は第3図(a)に示された組み合わせ回路 である。組み合わせ回路の入力数すなわちレジスタ数+ 外部入力数に対応する入力探索器を2組合成し、それぞ れ入力探索器I及び入力探索器IIとして、選択回路21を 介して組み合わせ回路に与える。この実施例ではレジス タの出力がQ1, Q2, Q3で外部入力がDIと\*Eであるから入 力探索器 I 及びIIの出力はそれぞれ5つとなっている。 入力探索器Iの出力は入力探索器IIに接続されている。 入力探索器I及びIIの出力はモードによって選択される 選択回路21を介して組み合わせ回路の入力となってい る。組み合わせ回路にはQ1, Q2, Q3が入力され、DIと\*E は組み合わせ回路をバイパスしている。組み合わせ回路 の出力であるg4とバイパスされたDI、\*Eは出力検査部 14の検査器 I 及び検査器IIに入力され、それぞれモード に対して選択された出力信号が入力探索部12の入力探索 器I及びIIにフィードバックされている。この信号は成 功、失敗、不明、不可能及びリセットの通知である。

第6図の入力パターン生成回路の動作を第7図を用い て順に説明する。第7図(a)は第3図(b)のパター ンIとIIの生成における項番1の状態である。パターン Iの生成であるから選択回路21は入力探索器 I 側に接続 され出力検査部14においても検査器 I の出力が選択され ている。項番1に示すようにQ2をFに固定する。Q2をF にすると組み合わせ回路のg2の1つの入力とg1の入力に おいてQ2がFとなって入力される。入力探索器Iのその 他の出力Q1,Q3,DI,\*EはXであるから、g2の他の入力Q 3はX、g3の一方の入力がQ1で、g3の他方の入力にはg1 の出力であるFの反転であるRが入力される。従って、 g2の出力は I であり、g3の出力はg3の一方の入力がXで あるから不明のYとなる。従ってg4の出力もYとなる。 g4の出力はD1であるからD1=Yとして検査器Iに入力さ れる。検査器IはこのYをセンスして不明という結果を 探索器 I 側に通知する。入力探索器 I は検査器 I から不 明であるという通知を受けることにより項番2の状態す なわちQ1にOを入れる。すると、第3図(b)に示され るように、B1であって失敗する。従って入力探索器1は 項番3の状態すなわちQlを0から1に変化させる。する と検査器 I はD1にY、すなわち不明の状態であることを センスし入力探索器 I に通知する。項番 4 の状態になっ てQ3をさらにOにする。するとD1がRとなって成功にな 50 となるが、Q1がXであるため、g3の出力は不明のY、g2

る。そしてパターンIIの生成モードに移る。すなわち選 択回路21を入力探索器IIの状態、検査器IIの出力を入力 探索器にフィードバックするように選択回路のモードを 切り換える。項番5において、Q1,Q2,Q3をそれぞれ1,1, 0とすると組み合わせ回路の出力g4は0となり、項番5 のD1=1に反するため失敗となる。これはQ2のFの伝播 を可能にするパターンIは生成されるが、パターンIIが 生成されないことを意味する。従って、もう一度パター ンIの生成モードに入る。すなわち入力探索器I、検査 10 器 I を用いる。

第7図(b)は項番4の状態である。すなわちQlが 1、Q2がF、Q3がOとなっている。この時、組み合わせ 回路の出力はRとなって、検査器Iは探索器Iが成功で あることを通知している。

第7図(c)は項番6の状態である。すなわち、項番 6はパターンIIの生成の後半部分であって、入力探索器 IIの出力のQ3, Q2, Q1はそれぞれ0, 1, 1に固定されている が、DIと\*EはXの状態である。モードはパターンIIの 状態であるから入力探索器IIの結果が組み合わせ回路に 20 入力する。Q2が1であるからg1の出力は0、g2の出力は Q3が0であるから1、g3の出力はg1が0であるから1と なる。従って、g4には1が入力され、D1は0となる。こ のOを検査器IIに入れると、検査器IIにおいては、制約 条件であるD1, D2, D3が1, 0, Oであることは予め記憶され ているので、その内のD1に対してチェックを行う。今の 場合、g4の出力が0であるから記憶されているD1=1に 反して矛盾する。従って、失敗を意味する不可能を入力 探索器側に通知する。なお、入力探索器Ⅰの出力はパタ ーン I の生成が成功した時点での項番 4 に対応するQ1,Q 30 2,Q3の値である1,F,O及びDI,\*EのX,Xの状態を出力し. たままとなっている。

第7図(d)は項番7の状態である。項番7は再度、 パターンIを求めるための状態であって入力探索器I及 び検査器 I を用いる。項番7はQ1が1、Q2がF、Q3が1 になっている。DIと\*EはXである。入力探索器Iのこ れらの出力が選択回路21を介して組み合わせ回路13に与 えられる。g1の出力はQ2がFであるからRとなる。g2の 出力はQ3が1であってQ2がFであるからRとなる。g3の 出力はQ1が1であるからg3の入力のRを伝播したFにな 40 る。従って、g4にはRとFが入力されるのでB1、すなわ ち、1であって失敗する。項番8を形成するために、入 力探索器 I はQ1, Q2, Q3, DI, \* EがX, F, X, X, Xとなって開 始状態すなわち項番1の状態と同じになって不可能とな る。このとき、Q2のFを伝播する条件はない。すなわ ち、不可能であることが判明するので、パターンIに対 してはQ2のRの伝播を行うように制御され、項番9とな

第7図(e)は項番9の状態である。Q2がRに固定さ れる。このとき組み合わせ回路において、glの出力がF

(10)

20

ある。従って、先に進むため、Q1を0にする。第4図 (a)に示すように、この場合には、D1が0となって失敗するため、項番11に移ってQ1を1に変える。このときにはD1がYとなって不明であるため、さらに木探索を前進させるため、Q3のXを0に変える。このときにD1はF

進させるため、Q3のXをOに変える。このときにD1はFとなって成功する。この項番12の状態が第7図(f)である。入力探索器Iの出力がQ1が1、Q2がR、Q3がO及びD1がX、\*EがXである。このとき組み合わせ回路に入力される信号を用いるとg1の出力はQ2がRであるからFとなる。g2の出力はQ3がOであるから1である。g3の出力はQ1が1でg1の出力がFであるからRとなる。従ってg4の出力はFになって活性化状態が伝播することになり成功となる。すなわちパターンIが求まったことになる。これを検査器Iが入力探索器に成功として通知する。

項番13に移る。第7図(g)は項番13の状態で入力探索器II及び検査器IIが接続された状態である。項番12で求まった論理から、Q1が1、Q2が0、Q3が0という制約条件が入力探索器2より出力され、検査器IIにおいては、D1,D2,D3がそれぞれ1,1,0であることを記憶しておく。そしてパターンIIの生成を行う。項番13の状態から、g1,g2,g3がそれぞれ1,1,0であることになり、g4の出力は1すなわちD1が1となる。しかしD2はXの状態であるから失敗に終わる。そのため項番15に移る。すなわちD1をXから0に変える。これを変えてもD2はXのままであるから不明である。従って木探索を前進させ、\*Eをさらに0に変える。Eで0であると、D2が0であるから不明となる。

第7図(h)は項番17の状態である。入力探索器2の出力はQ1,Q2,Q3,DI,\*Eが1,0,0,0,1の状態である。このときg1の出力はQ2が0であるから1、g2の出力はg2、g3もともに0であるから1、g3の出力はg1の出力が1、Q1の出力が1であるから0であって、g4の出力は1となる。従って、D1が1となる。さらにDIが0、\*Eが<math>1であることから、D2,D3はそれぞれ1,0となる。これは成功の状態である。すなわちパターンIIも求められたことを意味する。

第8図は入力探索器のハードウェアの構成図である。 (a)は入力探索器のブロック図、(b)はその動作概要図、(c)は入力探索器の第i番目のセルIsiの内部の構成図である。

入力探索器はクロックに同期してパターンを取り替える。初期状態では全ISの出力はXである。MD. 2=0 によりactiveであるISの出力は、第8図(c)に示されるように、

$$X \rightarrow V \rightarrow \neg V \rightarrow X$$

より0,R,F,1のいずれかに固定される。出力検査部14の 検査器からくるバックトラック信号Btrkに関し、Btrk=00のとき入力探索器は動作しない。Btrk=01のとき入力 探索器はリセットする(すべてのISの出力をXとす る)。Btrk=10のとき入力探索器は前進する。Btrk=11 のとき入力探索器は後退すなわちバックトラックする。 キャリ(CR,CL)は、入力探索器においてactiveとなっ ているIS(MD.2=0)の状態を伝達する。CRは自分より 左のISの出力がすべてXでないとき、1となる。CLは自 10 分より右にVを出力しているISがあるとき、1となる。 最も左のIS(ISo)のCR入力値は1、最も右のIS(ISn-1)のCL入力値は0とする。

例えば入力探索器が第8図(b)の状態にあるとき (すべてのモード信号MDi=000とする)、前進する場合、Xを出力している最も左にあるISの出力値をVとする。すなわち、CR=1を入力しており、かつXを出力しているISgの出力を0とする。後退する場合、Vを出力している最も右にあるISの出力値を

-- V

(反転) とし、それより右にあるISの出力をXとする。 すなわち、CL=0を入力しており、かつ0を出力しているIS6の出力を1とし、CL=0を入力しており、かつ1を出力しているIS7, IS8の出力をXとする。

第8図(c)と(d)は、それぞれ入力探索器の各セルISiの内部のブロック構造と該各ブロックの真理値表である。 $CR_i$ のブロックは $CR_{i-1}$ から1 ビットの情報を受け取り、 $MD_i$ から3 ビットの情報を受け、 $CR_i$ を出力する。真理値表に示すように、初期値は0とし、 $CR_{i-1}$ がaのとき、そして、 $MD_i=1**$ のときに $CR_i$ はaとなる。 $CR_{i-1}$ の状態に係わらず、 $PG_i$ が0または1のときそして $MD_i=0**$ のときに $CR_i$ は1となる。 $PG_i$ がXである場合には、 $CR_i$ は0となる。その出力は3 ビットである。

PG<sub>i</sub>の出力を決定する場合、現在のPG<sub>i</sub>が a であって、バック・トラック信号Btrkが00のとき、次のPG<sub>i</sub>は a となる。モード信号MD<sub>i</sub>が100のとき、そしてバック・トラック信号Btrkが00でなければ、PG<sub>i</sub>は O となる。モード信号MD<sub>i</sub>が111のときで、かつまた、Btrkが00でなければ、PG<sub>i</sub>は 1となる。MD<sub>i</sub>が110、Btrkが00でないとき、PG<sub>i</sub>は F となる。MD<sub>i</sub>が110、Btrkが00でないときPG<sub>i</sub>は R となる。MD<sub>i</sub>が 0 \*\*, Btrkが01のときにPG<sub>i</sub>=は X となり、MD<sub>i</sub>が 0 \*\*, Btrkが01のときにPG<sub>i</sub>=は X となり、MD<sub>i</sub>が 0 \*\* で現在のPG<sub>i</sub>= X で、CC<sub>i</sub>=1\*, Btrk=10のとき次のPG<sub>i</sub>は a となる。そしてMD<sub>i</sub>の上位ビットが0、そして現在のPG<sub>i</sub>がa, Btrkが10のとき、次のPG<sub>i</sub>は a となる。MD<sub>i</sub>=0\*0で、現在のPG<sub>i</sub>が 0であって、Btrkが1, 1であって、さらにCC<sub>i</sub>の下位ビットが0のときに次のPG<sub>i</sub>は 0、現在のPG<sub>i</sub>が1, CC<sub>i</sub>の下位ビットが1のときに次のPG<sub>i</sub>は 0、現在のPG<sub>i</sub>が1, CC<sub>i</sub>の下位ビットが1のとき次のPG<sub>i</sub>は 0、現在のPG<sub>i</sub>が1, CC<sub>i</sub>の下位

(11)

で、 $CC_i$ の下位ビットが 1 のときに次の $PG_i$ は 1 、現在の $PG_i$ が X のときで、 $CC_i$ が \*\* のときには次の $PG_i$ は X となる。また、 $MD_i$ が 0\*1で、かつBtrkが 11である場合には、次の $PG_i$ は、現在の $PG_i$ が 1,  $CC_i$ の下位ビットが 0 のときに 0、現在の $PG_i$ が 1,  $CC_i$ の下位ビットが 1 であるとき 1、 $PG_i$ が 0 で $CC_i$ の下位ビットが 1 のとき X、 $PG_i$ が 0,  $CC_i$ の下位ビットが 1 のとき 10、10 のとき 10、10 のとき 10、10 のとき 10 のとき 1

第9図は第3図(b)の各項番の固定条件を生成するセルIS<sub>i</sub> ( $i=0\sim4$ )のモードパターン図である。項番 1 から 8 ではQ2をFに固定するため $IS_1$ の $MD_i$ を110にしている。また項番 5 から 6 ではQ1, Q2を 1 にするため $IS_0$ と $IS_1$ の $MD_i$ を111にし、Q3を 0 にするため $IS_2$ の $MD_i$ を100にしている。

項番  $9\sim 16$ ではQ2をRにするため、 $IS_1$ の $MD_i$ を101にし、項番13から16では、Q1を1にするため $IS_0$ の $MD_i$ を111にし、<math>Q2とQ3を0にするため $IS_1$ と $IS_2$ の $MD_i$ を100としている。

第10図(a)は本発明の全体処理のフロー図である。 S21においてパスを設定する。すなわちパターンIのための制約条件を設定し、S22でパターンIの生成を行う。パターンIが生成できない場合すなわち不可能である場合には、テスト不可能とする。パターンIが生成された「成功」である場合にはS23に移り、パターンIIの生成を行う。もしパターンIIの生成ができない場合すなわち不可能である場合にはS22に戻ってパターンIの生成を再度行う。S24でパターンIIの生成が成功した場合、すなわち解が発見された場合には。パターンI,パターンII及びパターンIに対する期待値を格納する。

第10図(b)はパス設定S21における処理フローである。与えられたパスに基づきパス上にないゲートとパス上にあるゲートの動作論理を区別して設定する。パス上にあるゲートについては、入力ピンのどれがパス上にあるかも認識し、動作論理と対応するように設定する。またパスの始点をRかFに設定する(S25)。

第10図(c)はパターンIの生成の処理S22に対するフロー図である。S26において入力のうち値に自由度があるもの、すなわちXであるものから、1つの入力を選択し、その値を0乃至1にする。S27に移り、組み合わせ回路シミュレーション部13の真理値表に基づき、シミュレーションを行う。この場合の真理値表はプリミティブな方を用いる。S28において、パス終点にFないしRが検出されたかを出力検査部14でチェックする。もしイエスであるならば、パターンIの発見を通知する(S29)。もしノーであるならば、可能性があるかどうかをS30で検査し、それがイエスであるなら、戻って自由度のあるものを0または1に倒す。可能性がない場合には、S31に移る。そして最も最近、値をXから0(乃至1)に倒し、かつその値を1(乃至0)に取り替えていない50

入力の値を1 (乃至0) に取り替える。またそれ以後Xから0%(乃至1) に倒した入力については、すでに値を取り代えているので、値をXに戻す。そしてS32に移る。ここでは、パス始点のみRないし下で、他はすべてXに戻ってしまったかどうかをチェックする(S32)。もしイエスであるならば、不可能な状態であるから解なしとして通知する(S33)。もしそうでなければ、S27に戻ってシミュレーションを続行する。

第10図(d)はパターンIIのための制約条件の設定S2 3の処理フローである。S41において、パターンIで確定した値をもつ入力についてはパターンIIの探索ではその入力をその確定値に固定する。ただし、パスの始点値がRの場合はO、Fの場合は1に固定する。そしてS42に移って、組み合わせ回路の入力と出力に関係がある場合、すなわち、クロックを打つとある出力の値がある入力の値として伝わる場合、すなわち、レジスタの入力と出力との間に関係がある場合、パターンIで値の確定している入力に対応する出力の値を入力の値に固定する。ただし、入力値がRの場合は1、Fの場合はOに固定する。

第10図(e)はパターンIIの生成S24の処理フロー図 である。S43において、まず入力のうち値に自由度があ るもの、すなわち、Xであるものから1つの入力を選択 し、その値を0ないし1に倒す。そしてS44において、 組み合わせ回路シミュレーション部13の真理値表に基づ くシミュレーションを行う。この場合の真理値表はノン プリミティブな方を用いる。S45において、出力値が出 力の固定条件に一致したかを観測し、もしイエスである ならばパターンIIの発見となる。もしノーである場合に 30 は、不一致かどうかを見る(S46)。不一致でない場合 にはS43のシミュレーションに戻り、イエスである場合 にはS47になる。そしてここでは、最も最近、値をXか ら0(乃至1)に倒し、かつその値を1(乃至は0)に 取り代えていない入力の値を1 (乃至0) に取り代え る。またそれ以後のXからO(乃至は1)に倒した入力 については、既に値を取り代えているので値をXに戻 す。そしてS48に移って、ここで固定条件以外の入力値 がすべてXに戻ったかどうかを観測する(S48)。もし 戻ってしまったならば、解なし(S49)となるが、戻っ ていなければノーとなってシミュレーションのS44に戻

#### [発明の効果]

以上詳細に説明したように、本発明によれば、従来困難であったLSIのディレイ故障の検査が可能となる。さらに、そのために必要なテスタは従来のスキャンテスト用のスタティックな故障検査用のテスタに、高速なクロックパルスを2発打つ回路を追加したものでよく、簡単に構成できる。

#### 【図面の簡単な説明】

🤈 第1図は本発明のシステム構成図、

第2図(a)は本発明のシステムの処理概要図、

第2図(b)は本発明のパターン生成部の構成図、

第2図(c)はテスト部の処理フローを示す図、

第2図(d)は入力パターンIを求めるパターン生成部 の動作概念図、

第2図(e)は入力パターンIIを求めるパターン生成部 の動作概念図、

第3図(a)は本発明のパターンI,パターンIIを求める ために用いられる実施例に用いる回路図、

序の実施例図、

第3図(c)はテスト部の処理フロー、

第3図(d)は本発明の動作説明を示す回路図、

第3図(e)は本発明の動作説明を示すタイムチャー

第4図は入力パターン I のためのシミュレーションを示 す図、

第5図(a)は本発明の機構原理図、

第5図(b)はパターン生成回路の動作概要図、

第6図は本発明の入力パターン生成回路図、

第7図は第3図(b)のパIとIIの生成における項番の 状態を示す図であり、(a)項番1の状態、(b)は項 番4の状態、(c)は項番6の状態、(d)は項番7の 状態、(e)は項番9の状態、(f)は項番12の状態、

(g) は項番13の状態、(h) は項番17の状態、

第8図(a)は入力探索器きブロック図、

第8図(b)は第8図(a)の動作概要図、

第8図(c)は入力探索器の第i番目のセルIsiの内部 構成図、

第8図(d)は入力探索器の各プロックの真理値表、

第9図は第3図(b)の各項番の固定条件を生成するセ ルのモードパターン、

第10図(a)は本発明の全体処理に対するフロー図、

第10図(b) 本発明のパス設定における処理フロー、

第10図 (c) は本発明のパターン I の生成処理に対する フロー図、

第3図 (b) はパターン I とIIの生成手順を示す探索順 10 第10図 (d) は本発明のパターンIIのための制約条件の 設定用の処理フロー、

第10図(e)は本発明のパターンIIの生成処理に対する

第11図は従来のスキャンパス方式を示すブロック図であ る。

91……入力パターン生成手段

92 ·····期待值

(12)

93……テスト手段

S21, S23……パス設定手段

20 S22……パターン I 生成手段

S24……パターンII生成手段

S26, S43……選択手段

S27, S44……シミュレーション手段

S28……検出手段

S31, S32, S47, S48……木探索手段

S45, S46……検査手段

#### 【第2図(b)】


成功/	生敗ノ不明ノ不可能ノリセット	
		}
入力探索部 12	組合せ回路 シミュレーション部 13	出力検査部 14

パタン生成部

#### 【第9図】


				MD i			
項書	固定条件	150	151	152	152	15.	
1 ~ 8	固定条件!	000	110	800	000	000	
5 ~ 6	固定条件Ⅱ	111	111	100	000	000	
9 ~ 16	固定条件!	000	101	000	000	000	
13~18	固定条件Ⅱ	111	100	100	800	800	

入力提索器の設定




# 本発明のシステム図

【第2図(d)】




入力パターン!を求める概念図 (パターン生成部)



テスト部の処理フロー

【第2図(e)】




# 入力パターン || を求める概念図 (パターン生成部)

【第3図(b)】


パターン	項	李	Q1	<b>Q2</b>	03	01	¥E	91	92	<b>g</b> 3	01	02	03	81/20	
1		1 2 3 4	X	F F F	X X X	X X X	×××	222	X 1 X	X BI F F	X 80 Y R	×××	×××	サット 失敗 不明 成功	開始状態
11		5 6	1	1	0	×	×	0	1	1	1	0 X	û X	失敗 =	制約条件 =不可能
1	. ,	7	1 X	F F	1 X	X	X	R	R X	F X	B1 X	X	X	失敗 不可能	
J		9 10 11 12	X 0 1	R R R	X X X	X X X	×××	F	X X X	X BI R R	X 80 Y F	X X X	XXX	リセット 失敗 不明 成功	
ΙΙ		13 14 15 16	11111	00000	00000	X 0	X X O I	1 1	1 1	0000	1 1 1	1 X 0 1	0 X 0 0	炒小 失敗 不不明 成功	制約条件

パターン|と||の生成


【第8図(a)】



【第3図(a)】



実施例に用いる回路




テスタ部の処理フロー

【第8図(b)】

箱の番号	0	1	2	3	4	5	6	7	8	9	10	11	
PG	0	0	0	0	1	0	φ	1	1	×	X	X	
CR (左は全て≠X) 1-	<b>&gt;</b> 1	1	1	1	1	1		1	1	φ	0	0	
CL(右にVあり)	1	1	1	1	1	1	-	Ø	0,	φ	0	0.	ို O
前進時に変化する PG	0	0	0	0	0	0	Ø,	0	0	ÿ	0	0	
後退時に変化するPG	0	0	0	0	0	0	ť	1	1	0	0	0	


動作概要

【第3図(d)】



回路図による動作説明

#### 【第3図(e)】




- (1) スキャンインした時の状態
- (2)
- 1番目のクロック DFF2 が D2=1を取り込んで、Q2=0→1 (R)に変化
- Q2変化のため、g1=1-0 (F)に変化 g1変化のため、g3=0+1 (R)に変化 g3変化のため、D1=1+0 (F)に変化
- (5)
- (6)
- 2番目のクロック (7)
- DFF1が D1=0を取り込んで、Q1=1+0 (F)に変化 (8)
- スキャンアウトする時の状態

タイムチャートによる動作説明

#### 【第10図(d)】

541


**S42** 




組合せ回路部の入力と出 力に関係がある場合、即ち クロックを打つと、ある出力の 値がある入力の値として伝 わる場合(レジスタの入力 と出力の関係がある場合) パターンしで 値の確定してい る入力に対応する出力の値 をその入力の値に固定する。 但し入力値がRの場合は 1. Fの場合はOに固定する

パターン目のための 制約条件の設定

【第4図】





# (1) AND2(Path-primitive)

_				パフ	く上の	人人	っ端子	7	
		0	1	R	LL.	Х	80	81	Y
	0	ε	E	BO	80	80	B0	BQ	0
	1	E	Ε	R	F	Х	BO	81	Y
	R	Ε	E	R	80	X	BO	81	Y
	F	Ε	E	BQ	F	Y	80	BO	a
	х	ε	Ε	Y	Υ	Х	BQ	В	Y
	во	E	Ε	BO	80	BQ	BO	80	90
	B1	Ε	E	BI	BO	8)	BO	Bł	Bl
	Y	W	Ε	x	0	X	80	8)	Υ

(2)	ANDZ	(Non-pa	th-pr	initi	(ev
-----	------	---------	-------	-------	-----

	0	1	R	F	X	80	81	Υ
0	0	0	0	0	0	0	0	0
1	O	1	R	F	X	0	1	X
R	0	R	R	0	X	0	1	Х
F	0	F	0	ιL	0	0	0	0
X.	a	Х	X	· 0	X	0	X	х
80	0	0.	0	0	0	0	0	0
Bt	0	1	1	0	X	0	1	x
Y	a	x	x	0	X	0	×	X

(3) OR2 (Path-primitive)

		パス	上页	t	端子	2		
	0	1	R	F	X	В0	ВІ	Υ
0	Ε	Ε	R	F	x	BO	81	Υ
1	E	Ε	BI	Bl	81	BI	B1	1
R	ш	E	R	81	Bi	ВІ	BI	1
F	Ε	Е	В0	F	X	80	B1	Υ
x	E	E	Υ	Y	X	80	81	Υ
B0	Ε	Ε	80	80	BC	80	81	BQ
BI	Ε	Ε	81	81	81	81	BI	BI
γ	Ε	E	1	X	Х	80	B1	Y

(4) OR2 (Ron-path-primitive)


	0	1	R	F	х	80	B1	Υ
닊								
0			R	F	X	0		0
1	1	1	1	1	Ť	1	1	X
R	R	1	R	1	1	1	1	X
F	۴	7	1	F	X	0	1	0
X	×	-	1.	x	Х	X	1	X
80	C	1	1	0	X	0	1	0
B1	1	1	1	1	1	1	1	.x
Y	X	1	1	×	×	X	1	x

(5) INV


	0	1	R	F	X	80	Bi	Y
Path-primitive		Ē	F	R	X	BI	80	Y
Non-path-primitive	1	0	F	R	Х	1	0	X

入力パターントのためのシミュレーション論理

【第5図(a)】




原理図




パタン生成回路の動作概要

【第6図】




入カパタ-ン生成回路

【第7図(a)】




項番1の状態

【第7図(b)】




項番4の状態

【第7図(c)】




【第7図(d)】




項番7の状態

【第7図(e)】




項番9の状態


·【第7図(f)】




【第7図(g)】



【第7図(h)】



#### 【第8図(c)】



lsiの内部


【第8図(d)】

CR 初期值-O					
CRi-1	PGI MDI	CRI			
а	x = 1 xx	a			
*	0,1 % O x x	1			
x	X \$O XX	0			
·					

CL	初期値 〇		
CLI+1	PGi	MDi	CLi
1	x	xxx	1
0	x	1 x x	0
0	X	Oxx	0
0	1	Ox1	1
0	1	OxO	0
0	0	Ox1	0
0	0	OxO	1
その他			0

PG	初期值〇				
MDi	PGi	CCI R L	Btrk	PGi	
* * *	a	* *	00	a	
100 111 110 101	X X X	x x x x x x	≠00 ≠00 ≠00 ≠00	. O 1 F R	
Oxx	x	x x	01	×	
Oxa	X	1 x	10	a	
0x0 0x0 0x0 0x0	0 0 1 1 X	x 0 x 1 x 0 x 1 x x	1 1 1 1 1 1 1 1	1 0 X 1. X	
Oxi Oxi Oxi Oxi Oxi	1 1 0 0 X	x O x f x O x f x x	11 11 11 11	0 1 X 0 X	


各部の真理値表




本発明の全体処理に対するフロー

#### 【第10図(c)】

4 8



本発明のパターン1の生成処理に対するフロー図



本発明のパターン11の生成処理に対するフロー図

【第11図】

